ASIC后端设计中低功耗时钟树综合方法

作     者：石玉龙 张立超 柏璐 SHI Yu-long;ZHANG Li-chao;BAI Lu

作者机构：北京工业大学北京市嵌入式系统重点实验室北京100124 

出 版 物：《信息通信》 (Information & Communications)

年 卷 期：2009年第22卷第4期

页      码：24-26页

摘      要：以基于Synopsys公司设计流程完成的SMIC0.18um1p6m工艺的DVBC解调芯片BTV2040S03为例,介绍一种以降低时钟树功耗为主要目的,以反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,相比传统时钟树综合方法,功耗降低了5.7%。

主 题 词：低功耗设计 时钟树综合 反向器 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1673-1131.2009.04.008

馆 藏 号：203271613...