FPGA的AES高速处理模型设计

作     者：韩津生 林家骏 叶建武 周文锦 

作者机构：华东理工大学信息科学与工程学院上海200237 东方通信股份有限公司杭州310053 天津市政府国际经济研究室天津300041 

基　　金：国家自然科学基金资助项目(60903186) 

出 版 物：《哈尔滨工业大学学报》 (Journal of Harbin Institute of Technology)

年 卷 期：2012年第44卷第3期

页      码：128-131页

摘      要：为了提高AES的处理速度,提出了AES的全流水线设计思想.通过对全流水线路径上相应MEM资源和逻辑资源的深入分析,找出制约数据块工作效率的因素,采用双通道运算模型,创建各流水线节点的高速模型,实现AES的全流水线设计.实验结果表明:在EP4CE40F29C8的FPGA芯片上执行AES加解密运算,其吞吐量达到7.2 Gbps.在全流水线架构下,双通道的设计思想使得流水线上的所有数据块处于高效工作状态,系统在低成本的前提下实现了性能的大幅提高.

主 题 词：AES 全流水线 双通道 

学科分类：0810[工学-土木类] 080902[080902] 0809[工学-计算机类] 08[工学] 0805[工学-能源动力学] 0812[工学-测绘类] 

核心收录：

馆 藏 号：203272792...