基于FPGA的进位存储大数乘法器的改进与实现

作     者：张晓楠 高献伟 董秀则 ZHANG Xiaonan;GAO Xianwei;DONG Xiuze

作者机构：西安电子科技大学通信工程学院西安710071 北京电子科技学院电子系北京100070 

基　　金：北京市自然科学基金(No.4163076) 北京电子科技学院校内科研基金(No.2014TD1-DXZ) 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2017年第53卷第21期

页      码：58-61页

摘      要：提出了一种基于FPGA的进位存储的大数乘法器的改进算法,该算法采用串并混合结构可以在一个时钟内完成多次迭代计算,减少了完成一次运算的时钟数,因此有效地提高了大数乘法器的速度。最后硬件结构设计在Altera Stratix Ⅱ EP2S90F1508C3上实现,给出了192位、256位以及384位的乘法器性能分析,其中,192位可达到0.18μs,256位达到0.27μs,384位达到0.59μs,速度上都提高了3.5倍左右。

主 题 词：大数乘法 串并混合结构 多次迭代 现场可编程门阵列 

学科分类：08[工学] 0835[0835] 081202[081202] 0812[工学-测绘类] 

D　O　I：10.3778/j.issn.1002-8331.1606-0358

馆 藏 号：203277753...