非易失性突触存储阵列及神经元电路的设计

作     者：叶勇 亢勇 景蔚亮 杜源 宋志棠 陈邦明 YE Yong;KANG Yong;JING Wei-liang;DU Yuan;SONG Zhi-tang;CHEN Bomy

作者机构：中国科学院上海微系统与信息技术研究所信息功能材料国家重点实验室上海200050 上海新储集成电路有限公司上海200122 

基　　金：国家自然科学基金(61076121,61176122,61106001,61261160500,61376006) 中国科学院战略性先导科技专项(XDA09020402) 国家重点基础研究发展计划(2013CBA01904,2013CBA01900,2010CB934300,2011CBA00607,2011CB932804) 国家集成电路重大专项(2009ZX02023-003) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2017年第34卷第11期

页      码：1-5页

摘      要：传统的神经形态芯片一般采用SRAM阵列来存储突触权重,掉电后数据会丢失,且只能通过单一地址译码进行存取,不利于突触权重的更新.为此,本文基于40nm先进工艺并结合嵌入式相变存储器设计了一种非易失性突触存储阵列及神经元电路,为神经元的突触权重存储和更新提供了一种有效、高速和低功耗的解决方案.

主 题 词：神经元 突触 非易失性 相变存储器 人工神经网络 

学科分类：080901[080901] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2017.11.001

馆 藏 号：203277774...