一种快速SIMD浮点乘加器的设计与实现

作     者：吴铁彬 刘衡竹 杨惠 张剑锋 侯申 WU Tie-bin;LIU Heng-zhu;YANG Hui;ZHANG Jian-feng;HOU Shen

作者机构：国防科学技术大学计算机学院湖南长沙410073 

基　　金：核高基重大专项(2009ZX01034-001-006) 

出 版 物：《计算机工程与科学》 (Computer Engineering & Science)

年 卷 期：2012年第34卷第1期

页      码：69-73页

摘      要：本文设计和实现了5级全流水SIMD浮点乘加器,支持双精度和双单精度浮点乘法、乘累加(减)操作,用Modelsim和NC Verilog测试和验证了RTL代码实现,基于65nm工艺采用Synopsys公司的Design Complier工具综合硬件实现,运行频率可达714.286MHz。结果表明,相比文献[3]中经典的低延迟乘加结构,在相同综合条件下性能提升了17.89%,面积增加了6.61%,功耗降低了25.08%。

主 题 词：浮点乘法 浮点乘累加 SIMD 双单精度 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1007-130X.2012.01.012

馆 藏 号：203279461...