基于VHDL语言的浮点乘法器的硬件实现

作     者：李国峰 

作者机构：南开大学信息技术科学学院天津300071 

基　　金：20 0 0年教育部博士点基金 

出 版 物：《南开大学学报（自然科学版）》 (Acta Scientiarum Naturalium Universitatis Nankaiensis)

年 卷 期：2002年第35卷第4期

页      码：111-112,116页

摘      要：本文提出了一种基于 VHDL语言的浮点乘法器的硬件实现方法 ,就是用 VHDL语言描述设计文件 ,用FPGA实现浮点乘法 ,并在 Maxplus2上进行了模拟仿真 ,得到了很好的结果 .该浮点乘法可以实现任意位的乘法运算 .

主 题 词：硬件实现 浮点乘法器 VHDL语言 FPGA 浮点数 编程过程 指数形式 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.0465-7942.2002.04.023

馆 藏 号：203279921...