基于阵列处理器的去块滤波算法并行化设计

作     者：谢晓燕 石鹏飞 徐卫芳 XIE Xiaoyan;SHI Pengfei;XU Weifang

作者机构：西安邮电大学计算机学院陕西西安710121 

基　　金：国家自然科学基金资助项目(61772417 61602377 61272120) 陕西省重点研发计划资助项目(2017GY-060) 陕西省科技统筹创新工程资助项目(2016KTZDGY02-04-02) 

出 版 物：《西安邮电大学学报》 (Journal of Xi’an University of Posts and Telecommunications)

年 卷 期：2017年第22卷第5期

页      码：67-72页

摘      要：针对多视点视频编码中去块滤波算法处理复杂、计算耗时等问题,通过分析去块滤波算法的可并行性和数据相关性,提出了一种并行化映射方案。利用面向视频编解码的动态可编程可重构阵列处理器DPR-CODEC(Dynamic Programmable Reconfigurable array processor)平台,设计并实现了基于阵列处理器的去块滤波并行算法。实验结果表明,该方法与单核处理器的串行实现方案相比数据加载时间降低了30.9倍、算法执行和总处理时间加速比分别达到12.3和28.0,有效减少了视频编解码时间,提高了去块滤波算法的运算效率。

主 题 词：视频编码 去块滤波 阵列处理器 并行化 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.13682/j.issn.2095-6533.2017.05.011

馆 藏 号：203280054...