FPGA设计中跨时钟域的问题与方法

作     者：王利祥 

作者机构：河南护理职业学院河南省安阳市455000 

出 版 物：《电子技术与软件工程》 (ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING)

年 卷 期：2017年第24期

页      码：97-97页

摘      要：随着科学技术的发展,在FPGA设计中多时钟设计是一个经常遇到而且因为功能的需要无法避免问题。在不同时钟域之间传输数据或者控制信号,如果对其中出现的特殊情况估计不足,将会对设计造成灾难性的后果。因此,设计人员在设计电路时必须加入相应的同步机制,确保信号在跨时钟域传输时能够可靠进行。本文从触发器时序理论基础为出发点,分析研究数字化电路设计中跨时钟域传输信号时亚稳态现象产生的原因以及危害,然后分析和研究了解决跨时钟域传输过程中遇到的各种同步技术,分析和比较在不同场合的应用以及各自的优缺点。

主 题 词：FPGA 跨时钟域 亚稳态 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203281039...