一种高速并串转换控制电路设计

作     者：刘海涛 吴俊杰 张理振 徐宏林 Liu Haitao;Wu Junjie;Zhang Lizhen;Xu Honglin

作者机构：南京电子技术研究所 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2018年第43卷第1期

页      码：31-35页

摘      要：串行接口常用于高速数据传输,实现多路低速并行数据合成一路高速串行数据。设计了一种高速并串转换控制电路,实现在低频时钟控制下,通过内部锁相环（PLL）实现时钟倍频和数据选通信号,最终形成高速串行数据流,实现每5路全并行数据可按照顺序打包并转换为1路高速串行编码,最后通过一个低电压差分信号（LVDS）接口电路输出。该芯片通过0.18μm CMOS工艺流片并测试验证,测试结果表明在120 MHz外部时钟频率下,该并串转换控制芯片能够实现输出速度600 Mbit/s的高速串行数据,输出抖动特性约为80 ps,整体功耗约为23 mW。

主 题 词：并串转换 锁相环(PLL) 复接器(MUX) CMOS 低电压差分信号(LVDS) 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13290/j.cnki.bdtjs.2018.01.004

馆 藏 号：203281517...