RPRU:一种面向处理器的比特抽取与移位统一架构

作     者：马超 戴紫彬 李伟 南龙梅 金羽 Ma Chao;Dai Zibin;Li Wei;Nan Longmei;Jin Yu

作者机构：国家高性能集成电路(上海)设计中心上海201204 解放军信息工程大学郑州450001 集成电路国家重点实验室(复旦大学)上海200433 

基　　金：国家自然科学基金项目(61404175)~~ 

出 版 物：《计算机研究与发展》 (Journal of Computer Research and Development)

年 卷 期：2018年第55卷第2期

页      码：426-437页

摘      要：比特抽取与循环移位操作都可以利用位级置换完成.目前,它们在硬件实现时,大都采用分离的、各自独立的设计方式,这造成了硬件逻辑资源的浪费.尽管有些研究成果将它们统一设计,但是实现路由算法的电路却是独立的,逻辑资源消耗较多.因此,通过研究循环移位和比特抽取这2种比特级操作在多级动态互连网络Inverse Butterfly中的映射原理,并结合该网络的自路由和递归特性,提出了一种针对这2种操作的统一路由算法.该算法不仅具有较高的并行性,而且硬件实现简洁,利于处理器架构集成.在此基础上,构造了一种可重构比特抽取-移位硬件单元(reconfigurable parallel bit extractionrotation hardware unit,RPRU),并对其关键路径电路进行了优化设计.然后,在CMOS 90nm工艺下完成了逻辑综合.实验结果表明:利用该路由算法所构造的硬件单元与以往同类设计相比,面积减少了近30%.

主 题 词：比特抽取 循环移位 统一路由算法 硬件单元 Inverse Butterfly网络 

学科分类：0810[工学-土木类] 12[管理学] 1201[管理学-管理科学与工程类] 0808[工学-自动化类] 0839[0839] 08[工学] 0835[0835] 0811[工学-水利类] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.7544/issn1000-1239.2018.20160775

馆 藏 号：203284674...