看过本文的还看了

相关文献

该作者的其他文献

文献详情 >高性能低功耗10 bit 100 MS/s SAR ADC 收藏
高性能低功耗10 bit 100 MS/s SAR ADC

高性能低功耗10 bit 100 MS/s SAR ADC

作     者:廉鹏飞 易波 吴斌 王晗 Lian Pengfei1,2 ,Yi Bo 1,Wu Bin2 ,Wang Han3

作者机构:中国科学技术大学物理学院安徽合肥230026 中国科学院微电子学院北京100049 北京中科睿微电子技术有限公司模拟射频部北京100049 

基  金:国家发改委移动互联网及第四代移动通信(TD-LTE)产业化专项资助项目 

出 版 物:《华中科技大学学报(自然科学版)》 (Journal of Huazhong University of Science and Technology(Natural Science Edition))

年 卷 期:2018年第46卷第3期

页      码:1-6页

摘      要:设计了一种高性能低功耗的10 bit 100 MS/s逐次逼近寄存器(SAR)模数转换器(ADC).基于优值(FOM)设计了一种数模转换器(DAC)单元电容确定法,从而实现了ADC性能和功耗之间的最优折中,得到了最小的后仿真优值为17.92 f J/步,以及与之对应的最优单元电容值1.59 f F.为了减小输入共模电压变化引起的信号敏感性失调,设计了改进的P型输入动态预放大锁存比较器,比较器采用共源共栅结构(cascode)作为P型预放大器的偏置,从而增加了预放大器的共模抑制比(CMRR).模数转换器采用1层多晶硅8层金属(1P8M)55 nm互补型金属氧化物半导体(CMOS)工艺进行了流片验证,在1.3 V电压和100 MS/s采样率的环境下进行测试,信噪失真比(SNDR)的值为59.8 d B,功耗为1.67 mW,有效电路面积仅为0.016 2 mm^2.

主 题 词:高性能 低功耗 模数转换器 逐次逼近寄存器 优值(FOM) 动态预放大锁存比较器 

学科分类:080903[080903] 080902[080902] 0809[工学-计算机类] 08[工学] 

核心收录:

D O I:10.13245/j.bust.180301

馆 藏 号:203284745...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分