基于多级放大结构的高速低功耗时间数字转换器设计

作     者：范传奇 贾嵩 王振宇 严伟 吴泽波 FAN Chuanqi;JIA Song;WANG Zhenyu;YAN Wei;WU Zebo

作者机构：北京大学软件与微电子学院北京100871 教育部微电子器件和电路重点实验室北京大学信息科学技术学院北京100871 

出 版 物：《北京大学学报（自然科学版）》 (Acta Scientiarum Naturalium Universitatis Pekinensis)

年 卷 期：2018年第54卷第2期

页      码：299-306页

摘      要：提出一种多级放大时间数字转换器新型结构。该结构由粗测和细测组成,粗测部分利用延时链得到小于一个延时单元的关键余量,并设计了面积小、功耗低的关键余量选择逻辑。细测部分,利用两倍时间放大器和过半判断器从高位到低位依次产生4位二进制码。在SMIC 65 nm工艺下仿真,新型结构的分辨率为1.44ps,量程为736 ps,转换速度可达470 MS/s,在100 MHz频率下,平均功耗仅为1.3 m W。对两倍时间放大器设计了校准电路,提高了抵抗PVT的能力,得到良好的积分非线性。

主 题 词：时间数字转换器 时间放大器 高速 低功耗 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.13209/j.0479-8023.2017.145

馆 藏 号：203285514...