基于FPGA的S模式并行数据编解码器设计

作     者：李雷 严玉国 杨宾峰 张战斌 LI Lei;YAN Yuguo;YANG Binfeng;ZHANG Zhanbin

作者机构：空军工程大学信息与导航学院西安710077 

基　　金：国家自然科学基金(51377172) 陕西省自然科学基础研究计划(2015JM5147)资助 

出 版 物：《弹箭与制导学报》 (Journal of Projectiles,Rockets,Missiles and Guidance)

年 卷 期：2017年第37卷第5期

页      码：127-130,135页

摘      要：在分析二次雷达S模式信号格式以及CRC原理的基础上,针对传统串行编解码器存在效率低的问题,提出了一种改进型的并行编解码器。在MATLAB中完成编解码器输入与输出关系的计算,根据计算结果,使用Verilog HDL语言在FPGA平台上完成了编解码器的设计,并在Modelsim软件中进行仿真验证。仿真结果表明,在短格式信号的编解码中,并行结构可以在一个时钟周期内完成数据的编解码工作,与传统串行编解码器相比,效率提高了56倍。

主 题 词：二次雷达 S模式 现场可编程逻辑门阵列 循环冗余校验 并行CRC算法 

学科分类：080904[080904] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 081105[081105] 081001[081001] 081002[081002] 0825[工学-环境科学与工程类] 0811[工学-水利类] 

D　O　I：10.15892/j.cnki.djzdxb.2017.05.030

馆 藏 号：203285611...