一种高速高线性度采样保持电路

作     者：洪喆颖 段吉海 徐卫林 韦保林 HONG Zheying;DUAN Jihai;XU Weilin;WEI Baolin

作者机构：桂林电子科技大学广西精密导航技术与应用重点实验室广西桂林541004 

基　　金：国家自然科学基金资助项目(61161003 61264001 61166004) 广西精密导航技术与应用重点实验室主任基金资助项目(DH201501) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2018年第48卷第2期

页      码：183-188页

摘      要：采用SMIC 0.18μm CMOS工艺,设计了一种应用于高速ADC的采样保持电路。运用大信号建模分析方法,针对采样保持电路中的缓冲器,引入一个PMOS管构成类Cascode结构,以消除二级效应对线性度的影响。同时,增加了一条低阈值NMOS管构成的电流通路来减小整个电路的寄生电容,进而提高缓冲器的线性度。仿真结果表明,该采样保持电路在1GHz采样频率以内均可达到9位以上的有效位数。当采样频率为500 MHz时,该电路的SFDR为79.76dB,ENOB为12.02bit,THD为-85.33dB,功耗约为26.8mW。

主 题 词：源极跟随器 采样保持电路 谐波失真 线性度 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.170288

馆 藏 号：203285786...