一种DDR SDRAM通用测试电路的设计与实现

作     者：田勇 孙晓凌 Tian Yong;Sun Xiaoling

作者机构：大连东软信息学院嵌入式系统工程系辽宁大连116023 

基　　金：大连市集成电路设计专项研发资金(大信发(2005)44号) 

出 版 物：《计算机测量与控制》 (Computer Measurement &Control)

年 卷 期：2010年第18卷第8期

页      码：1727-1729页

摘      要：为了保证DDR SDRAM功能的完整性与可靠性,需要对其进行测试;文中介绍了一种基于FPGA的可带多个March算法的DDR SDRAM通用测试电路的设计与实现,所设计的测试电路可由标准的JTAG接口进行控制;设计的测试电路可以测试板级DDRSDRAM芯片或者作为内建自测试(BIST)电路测试芯片中嵌入式DDR SDRAM模块;验证结果表明所设计的DDR SDRAM通用测试电路可以采用多个不同March算法的组合对不同厂商不同型号的DDR SDRAM进行尽可能高故障覆盖率的测试,具有广阔的应用前景。

主 题 词：DDR SDRAM March算法 JTAG CSR 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.16526/j.cnki.11-4762/tp.2010.08.026

馆 藏 号：203287400...