深度学习中的卷积神经网络系统设计及硬件实现

作     者：王昆 周骅 Wang Kun,Zhou Hua

作者机构：贵州大学大数据与信息工程学院贵州贵阳550025 

基　　金：贵州省科技厅联合基金项目(黔科合LH字【2014】7630) 贵州省普通高等学校智能物联网工程中心建设项目(黔教合KY字016) 贵州省功率元器件可靠性重点实验室开发基金项目(KFJJ201602) 贵州大学引进人才科研项目(贵大人基合字(2015)53号) 

出 版 物：《电子技术应用》 (Application of Electronic Technique)

年 卷 期：2018年第44卷第5期

页      码：56-59页

摘      要：针对目前深度学习中的卷积神经网络(CNN)在CPU平台下训练速度慢、耗时长的问题,采用现场可编程门阵列(FPGA)硬件平台设计并实现了一种深度卷积神经网络系统。该系统采用修正线性单元(Re LU)作为特征输出的激活函数并使用Softmax函数作为输出分类器。利用流水线技术并针对每一层的特征运算进行了并行处理,从而能够在1个系统时钟周期内完成整个CNN中的295次卷积运算。系统最后采用MNIST数据集作为实验样本,实验结果表明,在50 MHz的工作频率下,FPGA的训练用时相较于通用CPU的训练用时提升了8.7倍,经过2 000次迭代后系统识别的准确率为92.42%。

主 题 词：深度学习 卷积神经网络 FPGA 并行处理 

学科分类：081203[081203] 08[工学] 0835[0835] 0812[工学-测绘类] 

D　O　I：10.16157/j.issn.0258-7998.174161

馆 藏 号：203287812...