一种基于线性增强TDC的ADPLL设计

作     者：徐洪闪 甘武兵 甄少伟 尤帅 张波 XU Hongshan;GAN Wubing;ZHEN Shaowei;YOU Shuai;ZHANG Bo

作者机构：电子科技大学电子薄膜与集成器件国家重点实验室成都610054 

基　　金：博士点专项科研基金资助项目(20120185110005) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2015年第45卷第4期

页      码：507-511页

摘      要：锁相环作为片内高速时钟的提供者,在现代电路中至关重要。提出了一种全数字锁相环的设计方案,输出频率为250 MHz,锁定时间为2μs,峰峰抖动为76ps,与传统锁相环相比,具有面积小、功耗低、可移植性好、抗干扰能力强等优点。时间数字转换器(TDC)是全数字锁相环的重要组成部分,采用线性增强算法后,与现有TDC相比,具有动态范围大、分辨率高等特点,且大大减小了积分非线性。

主 题 词：鉴相器 线性增强算法 时间数字转换器 数字滤波器 数控振荡器 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.2015.04.022

馆 藏 号：203289787...