基于FPGA的高速Fast-SSC译码器测试系统

作     者：盛瑞平 张小军 张德学 高健 董雁飞 SHENG Ruiping;ZHANG Xiaojun;ZHANG Dexue;GAO Jian;DONG Yanfei

作者机构：山东科技大学电子通信与物理学院山东青岛266590 

基　　金：中国博士后科学基金项目(2016M592216) 青岛市博士后应用研究项目(2016125) 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2018年第41卷第3期

页      码：743-746页

摘      要：为了满足Polar码高性能测试时大数据量的要求,设计了一种针对Fast-SSC译码器的FPGA硬件测试平台,包含信源、信道编码器、调制器、信道、解调器、译码器和统计模块,采用Verilog在Altera Stratix V 5SGXEA7N2F45C2上实现,并采用PCIe接口与上位机进行通信。该平台对码长1 024、码率1/2的Polar码进行测试,结果表明测试频率为300 MHz、测试数据为1.4×1010位时,译码耗时仅为19.18 s。

主 题 词：测试平台 FPGA Polar码 Fast-SSC译码器 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.3969/j.issn.1005-9490.2018.03.038

馆 藏 号：203290073...