一种低相噪低杂散1.08GHz锁相环设计

作     者：王征晨 王兴华 武照博 WANG Zheng-chen;WANG Xing-hua;WU Zhao-bo

作者机构：北京理工大学信息与电子学院北京市硅基高速片上系统工程技术研究中心北京100081 

基　　金：国家自然科学基金(61301006) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2018年第35卷第6期

页      码：47-51页

摘      要：基于TSMC90nm CMOS工艺设计了一款高性能锁相环.深入分析了电荷泵的噪声和杂散性能,讨论了LC压控振荡器的锁定范围理论计算以及相位噪声,并且给出了环路滤波器的设计方法.通过MATLAB软件对锁相环整体相位噪声进行系统建模与分析,以优化锁相环的整体相位噪声.整体芯片面积为530μm×720μm,功耗为33mW.测试结果表明,在频偏1 MHz处的相位噪声为-110.6dBc,参考杂散-56.935dBc.

主 题 词：锁相环 相位噪声 参考杂散 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2018.06.010

馆 藏 号：203290105...