应用于SoC功能验证的快速处理器仿真模型

作     者：孟建熠 黄凯 严晓浪 葛海通 

作者机构：浙江大学超大规模集成电路设计研究所浙江杭州310027 

出 版 物：《浙江大学学报（工学版）》 (Journal of Zhejiang University：Engineering Science)

年 卷 期：2009年第43卷第3期

页      码：401-405,522页

摘      要：针对处理器仿真模型在SoC功能验证中效率低下的问题,提出了一种基于时间域和空间域仿真冗余压缩的处理器快速仿真模型.基于时间域的仿真冗余压缩方法通过监测总线工作状态,消除总线空闲下的系统冗余仿真.基于空间域的仿真冗余压缩方法通过监测程序访问存储器的地址空间,缩减访问本地存储空间时的冗余系统仿真.实验结果表明,该模型在保证仿真精度高于80%的基础上,可有效减少系统冗余的仿真事务;当2种方法联合应用时平均提高仿真速度60.27倍左右,从而提高软硬件协同设计的效率.

主 题 词：处理器仿真模型 时间域压缩 空间域压缩 软硬件协同设计 

学科分类：0810[工学-土木类] 08[工学] 0805[工学-能源动力学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3785/j.issn.1008-973X.2009.03.001

馆 藏 号：203302264...