高性能流水线ADC中低抖动时钟占空比稳定器的设计

作     者：张明文 林权 陈红梅 尹勇生 邓红辉 ZHANG Ming-wen1;LIN Quan1;CHEN Hong-mei2;YIN Yong-sheng2;DENG Hong-hui2

作者机构：武夷学院机电工程学院福建武夷山354300 合肥工业大学微电子所安徽合肥230009 

基　　金：福建省中青年教师科研项目(JAT170589) 武夷学院校科研基金(XD201503 XD201707) 

出 版 物：《怀化学院学报》 (Journal of Huaihua University)

年 卷 期：2018年第37卷第5期

页      码：66-71页

摘      要：基于SMIC 0.13μm CMOS工艺,设计了一种适用于高性能流水线ADC中低抖动时钟占空比稳定器,并分析了内部电路参数变化对时钟电路性能的影响.在Cadence Spectre下仿真表明:该稳定器可实现20~250 MHz的有效方波输出,时钟占空比精度为(50±0.25)%,在250 MHz输入信号频率下,其均方根值抖动为56 fs,对输入时钟信号的要求低,可根据需要选择信号传输路径来节省功耗,非交叠时间可控.

主 题 词：高性能流水线ADC 50%占空比 占空比检测 时钟抖动 非交叠时钟 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1671-9743.2018.05.017

馆 藏 号：203304727...