一种SerDes的高效集成可测试性设计

作     者：胡曙凡 田泽 邵刚 HU Shu-fan;TIAN Ze;SHAO Gang

作者机构：中航工业西安航空计算技术研究所陕西西安710068 

基　　金：国家"十二五"微电子预研基金项目(51308010601 51308010711) 总装预研基金(9140A08010712HK6101) 

出 版 物：《计算机技术与发展》 (Computer Technology and Development)

年 卷 期：2015年第25卷第4期

页      码：204-207,212页

摘      要：随着集成电路工作速度的提高以及特征尺寸的缩小,芯片设计和测试的费用越来越高。特别是进入深亚微米工艺以及超高集成度发展阶段以来,芯片的功能越来越强大,但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI领域中的一个重要研究方向,它们在理论和实践中都有十分突出的价值。文中基于Ser Des的测试要求,为了解决相关参数的测试难题,提出了一种针对Ser Des的可测性设计方案。回环、测试码型产生、温度检测、模拟测试总线等功能的实现,将Ser Des参数的测试难度极大降低。这种方案结构简单,效率较高,具有很好的实用价值。

主 题 词：可测性设计 回环 模拟测试总线 SerDes 

学科分类：08[工学] 0835[0835] 081202[081202] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1673-629X.2015.04.047

馆 藏 号：203305044...