FPGA上浮点加/减法器的设计

作     者：杨靓 徐炜 黄士坦 

作者机构：西安微电子技术研究所西安710054 

基　　金：部委预研基金项目资助 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2003年第39卷第2期

页      码：24-25,41页

摘      要：浮点加减运算是现代数字信号处理应用中非常频繁的操作,介绍了字长为20位的TIDSP浮点数在VirtexTM-E系列FPGA上的实现,这种设计在用三拍实现浮点加减运算时,速度达到了80M以上。

主 题 词：FPGA 设计 浮点加法器 浮点减法器 数字信号处理 

学科分类：0711[理学-心理学类] 07[理学] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3321/j.issn:1002-8331.2003.02.009

馆 藏 号：203310277...