一种基于CS32F0XX芯片的ADC测试结构的优化方法及其FPGA实现

作     者：王月玲 杨晓刚 鲍宜鹏 WANG Yueling;YANG Xiaogang;BAO Yipeng

作者机构：中国电子科技集团公司第五十八研究所江苏无锡214072 

出 版 物：《电子与封装》 (Electronics & Packaging)

年 卷 期：2018年第18卷第8期

页      码：9-12页

摘      要：随着超深亚微米工艺的发展和So C基于IP核的设计,使芯片逻辑功能越来越复杂,需要更多的引脚和测试资源。为了满足不同客户的需求,要求芯片的引脚数有灵活性,这直接导致了对芯片测试资源使用有所限制。使用较少的硬件资源,完成复杂的逻辑功能测试,是芯片测试逻辑设计的核心技术之一。主要介绍对ADC所需的测试资源的优化,首先介绍了传统ADC测试结构及其局限性,然后介绍了ADC优化后的测试结构,使之能够在较少芯片引脚资源的条件下保证测试灵活性。在此基础之上,搭建了ADC数模仿真环境,并使用NC-SIM软件对ADC基本功能进行了仿真测试。

主 题 词：ADC测试 FPGA 数模混合仿真 测试资源优化 测试方法 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16257/j.cnki.1681-1070.2018.0084

馆 藏 号：203312173...