关于三维互连的光刻挑战和解决方案(英文)

作     者：Keith Cooper Kathy Cook Bill Whitney Dietrich Toennies Ralph Zoberbier K.Joseph Kramer Katrin Weilermann Michael Jacobs 

作者机构：SUSS Microtec Waterbury CenterVTUSA2 SUSS MicroTec Lithography GmbH GarchingGermany 

出 版 物：《电子工业专用设备》 (Equipment for Electronic Products Manufacturing)

年 卷 期：2009年第38卷第5期

页      码：21-29页

摘      要：为了在一个封装内集成更高层次的功能,设计人员采用了创造性的策略,即将多芯片规格、类型乃至材料合并成单个组件。连接不同的芯片类型例如光学、机械和转换电路甚至追寻到诸如图像传感器、生物或者化学传感器等制造高度组合的组件。在产生新一代先进器件的尝试中,设计人员越来越多地转向了通过垂直厚度来增加密度和将空间、质量和功耗减到最小。芯片堆叠,硅通孔技术(TSV s)及其他纵向集成技术导致了一种在z向尺寸的增加,从而对于工艺工程师产生了一系列新的挑战。这些挑战要求有涂胶、形成图案和刻蚀结构,它们在高度上也许已经达几十乃至上百微米。探索一些与三维互连技术有关的光刻挑战,其中有采用垂直高度所必需的高度保形表面形貌状态涂胶技术的新方法,新的成像技术对于对准置于各种各样掩蔽层下面的图形,而新的曝光技术直到实现上述高度结构的高保真图形为止。

主 题 词：光刻 光致抗蚀剂 保形涂层 三维集成与封装 曝光 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

馆 藏 号：203333073...