基于CPLD的高速存储设计

作     者：樊磊 吕高登 

作者机构：西安电子科技大学陕西西安710071 陕西省计算机与信息研究中心陕西西安710071 

出 版 物：《电子元器件应用》 (Electronic Component & Device Applications)

年 卷 期：2009年第11卷第11期

页      码：74-75,77页

摘      要：以CPLD为逻辑控制核心,给出了基于SRAM的高速存储电路的设计方案,介绍了两块同样的SRAM存储器IC61LV2568-8T的乒乓操作方法,同时给出了系统的硬件连接及软件层次结构,并采用Verilog HDL语言结合testbench对设计进行了验证。

主 题 词：CPLD 双SRAM 乒乓操作 高速存储 

学科分类：0810[工学-土木类] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 081001[081001] 0835[0835] 081002[081002] 

D　O　I：10.3969/j.issn.1563-4795.2009.11.023

馆 藏 号：203333315...