异步FIFO设计

作     者：同晓荣 Tong Xiaorong

作者机构：渭南师范学院数学与信息科学学院陕西渭南714000 

基　　金：渭南师范学院教育教学改革研究项目(JG201155) 

出 版 物：《河南科学》 (Henan Science)

年 卷 期：2012年第30卷第1期

页      码：97-99页

摘      要：为了解决数字系统中多个时钟不协调的问题,采用可编程逻辑器件为平台设计了一款异步先进先出的数据缓存器,通过使用格雷码编码方式使得亚稳态发生的概率降到最低,最后使用Verilog HDL硬件描述语言在QuartusⅡ软件中仿真验证.

主 题 词：异步 先进先出 亚稳态 格雷码 

学科分类：081203[081203] 08[工学] 0835[0835] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1004-3918.2012.01.024

馆 藏 号：203340791...