具有SDRAM容错和检错功能的PowerPC高性能处理单元设计

作     者：韩传冰 朱家强 朱纪洪 

作者机构：清华大学智能技术与系统国家重点实验室北京100084 

出 版 物：《航天控制》 (Aerospace Control)

年 卷 期：2005年第23卷第5期

页      码：46-51页

摘      要：介绍一款PowerPC架构的高性能嵌入式处理单元设计。利用PowerPC体系结构内建的差错检测和报告机制,采用CPLD设计和实现了三模冗余(TMR)SDRAM存储器模块,不但提供高速存储器的容错能力,还具有差错检测能力,提高了处理单元的可靠性。介绍一个分布式容错计算机的实例,并分析了该方案的优点。

主 题 词：PowerPC 嵌入式计算机 SDRAM 容错 检错 

学科分类：08[工学] 0812[工学-测绘类] 

D　O　I：10.16804/j.cnki.issn1006-3242.2005.05.011

馆 藏 号：203347231...