一种1GHz多端口低功耗寄存器堆设计

作     者：李娇 王良华 毕卓 刘鹏 LI Jiao;WANG Liang-hua;BI Zhuo;LIU Peng

作者机构：上海大学微电子研究与开发中心上海200072 上海大学新型显示技术及应用集成教育部重点实验室上海200072 上海大学机电工程与自动化学院自动化系上海200072 

出 版 物：《计算机工程与科学》 (Computer Engineering & Science)

年 卷 期：2015年第37卷第12期

页      码：2222-2227页

摘      要：超标量处理器中的寄存器堆通常采用多端口结构以支持宽发射,这种结构对寄存器堆的速度、功耗和面积提出了很大的挑战。设计了一个64*64bit多端口寄存器堆,该寄存器堆能够在同一个时钟周期内完成8次读操作和4次写操作,通过对传统单端读写结构的存储单元进行改进,提出了电源门控与位线悬空技术相结合的单端读写结构的存储单元,12个读写端口全部采用传输门以加快访问速度。采用PTM 90nm、65nm、45nm和32nm仿真模型,在Hspice上进行仿真,与传统单端读写结构相比较,所提出的方法能够显著提升寄存器堆的性能,其中写1操作延时降低超过32%,总功耗降低超过45%,而且存储单元的稳定性也得到明显改善。

主 题 词：寄存器堆 单端结构 电源门控 位线悬空 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1007-130X.2015.12.005

馆 藏 号：203351474...