全新EDA技术挑战IC尺寸与功耗设计

作     者：丛秋波 

出 版 物：《电子设计技术 EDN CHINA》 (EDN CHINA)

年 卷 期：2008年第15卷第10期

页      码：28-28页

摘      要：Cadence设计系统公司发布了电子开发工具SPB16．2版本，全力解决电流与新出现的芯片封装设计问题。最新版本提供了高级IC封装／系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。

主 题 词：IC封装 EDA技术 Cadence设计系统公司 功耗设计 多芯片封装 尺寸 最新版本 系统级封装 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1023-7364.2008.10.025

馆 藏 号：203355777...