基于FPGA的JPEG高速编码系统

作     者：赵红旭 郁文贤 刘佩林 ZHAO Hong-xu;YU Wen-xian;LIU Pei-lin

作者机构：上海交通大学电子信息与电气工程学院上海200240 

基　　金：国家863计划重点项目(2009AA110301) 

出 版 物：《信息技术》 (Information Technology)

年 卷 期：2012年第36卷第5期

页      码：4-8,15页

摘      要：介绍了一种基于FPGA的高速编码系统。该系统通过增加编码核的数量实现了并行加速处理图像,利用4个编码核,使系统能够同时并行处理4个相邻的8×8图像块,编码核之前的乒乓缓存设计保证了4个编码核保持高效率工作。系统的DDR缓存保证了编码器的输出能够及时送出,不造成数据阻塞。在系统的firmware管理下,中断程序捕获的码流,由主程序进行码流输出和帧率控制,保证了不会丢帧或浪费编码资源。实验结果表明,该系统满足了10%的压缩率和PSNR 36dB以上的压缩质量的要求。该系统在100MHz下的处理速度为210fps,分辨率为1024×768。实现了较低频率下的高速编码。

主 题 词：图像编码 JPEG FPGA 

学科分类：0711[理学-心理学类] 07[理学] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 

D　O　I：10.13274/j.cnki.hdzj.2012.05.021

馆 藏 号：203356129...