一种采用三阶Σ-Δ调制器的分数-N CMOS频率合成器

作     者：周忠玲 李冬梅 ZHOU Zhong-ling;LI Dong-mei

作者机构：清华大学微电子学研究所北京100084 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2007年第37卷第2期

页      码：282-285,290页

摘      要：介绍了一种采用三阶Σ-Δ调制器的分数-N锁相环频率合成器的设计与实现,该设计具有快速锁定和低噪声的优点,其中,调制器采用MASH结构,预分频器采用可编程的分频设计,分频范围为64~127。系统的最高输入频率可达1.6 GHz,采用TSMC 0.35μm CMOS工艺。测试结果显示,该结构在频率偏离10 kHz点,相位噪声达到-104.09 dBc/Hz;在锁定状态,频率偏移为22Hz,功耗为30 mW。

主 题 词：频率合成器 多模数分频器 锁相环 相位噪声 Σ-Δ调制器 多级噪声整形 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1004-3365.2007.02.032

馆 藏 号：203363086...