基于FPGA的WALLACE TREE乘法器设计

作     者：王良全 黄世震 WANG Liang-quan;HUANG Shi-zhen

作者机构：福州大学福建省微电子与集成电路重点实验室福建福州350002 

出 版 物：《现代电子技术》 (Modern Electronics Technique)

年 卷 期：2011年第34卷第16期

页      码：113-115页

摘      要：为了使基于FPGA设计的信号处理系统具有更高运行速度和具有更优化的电路版图布局布线,提出了一种适用于FPGA结构的改进型WALLACE TREE架构乘法器。首先讨论了基于标准单元3∶2压缩器的改进型6∶4压缩器,根据FPGA中slice的结构特点通过在FPGA Editer软件工具编辑,对该压缩器进行逻辑优化,将其应用于FPGA的基本单元slice结构中。并对乘法器的其他部分结构优化整合,实现一个资源和性能达到合理平衡,且易于在FPGA中实现的乘法器。实际运行结果表明,该乘法器的关键路径延时小于8.4 ns,使乘法器时钟频率和系统性能都得到很大提高。

主 题 词：乘法器 WALLACE FPGA 6∶4压缩器 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16652/j.issn.1004-373x.2011.16.020

馆 藏 号：203364789...