用DES算法构造跳频码序列发生器的实现研究

作     者：张申如 邓晓燕 汪泽焱 汪海洋 

作者机构：解放军理工大学理学院江苏南京210016 

基　　金：成都电子科技大学战术通信抗干扰技术国防科技重点实验室基金资助项目(00JS04.4.1JB3801) 

出 版 物：《电路与系统学报》 (Journal of Circuits and Systems)

年 卷 期：2002年第7卷第3期

页      码：35-38页

摘      要：基于计数式TOD的跳频码序列产生算法实际上是对TOD这一特殊信息流序列的分组加密变换,我们建议使用DES算法构成分组加密变换。所设计的跳频码序列发生器,在输出序列的均匀性、相关性、复杂性、游程、频隙滞留和FPGA上的可实现性等方面都能满足实际要求。这是一个性能良好、也便于FPGA实现的跳频码发生器方案。

主 题 词：DES算法 跳频码序列发生器 跳频通信 TOD 军事通信 抗干扰 

学科分类：11[军事学] 1105[1105] 110503[110503] 

核心收录：

D　O　I：10.3969/j.issn.1007-0249.2002.03.008

馆 藏 号：203367144...