基于SOI工艺的自刷新检纠错电路的研究与设计

作     者：陈俊磊 高超嵩 孙向明 杨文伟 CHEN Jun-lei;GAO Chao-song;SUN Xiang-ming;YANG Wen-wei

作者机构：华中师范大学夸克与轻子物理教育部重点实验室物理科学与技术学院湖北武汉430079 上海微技术研发中心有限公司上海201800 

基　　金：国家自然科学基金面上项目(11375073) 国家自然科学基金重点项目(11220101005) 国家重点研发计划科技部"高能环形正负电子对撞机相关的物理和关键技术预研究"(2016YFA0400400) 

出 版 物：《电子设计工程》 (Electronic Design Engineering)

年 卷 期：2018年第26卷第17期

页      码：10-16页

摘      要：对一种自刷新检纠错电路(EDAC)进行了研究与设计,并应用于单字节写操作SRAM中,提高了SRAM抗单粒子翻转效应(SEU)性能。EDAC采用hamming(12,8)编译码,实现"纠一检一"功能,数据宽度为32 bit的SRAM的EDAC由4组hamming(12,8)编译码电路组成,实现单字节操作,同时最多可纠4 bit错误。外围逻辑电路将EDAC电路纠错后的正确数据回写到SRAM对应的地址中,实现刷新功能,减少了SRAM的错误累积。同时,利用了Synopsys公司的EDA数字综合工具design compiler和Cadence公司数字后端工具Encounter在130nm Silicon-On-Insulator(SOI)工艺上进行设计,并结合SRAM的verilog模型使用Cadence公司的仿真工具NClaunch仿真验证了该EDAC电路的可行性。SOI工艺具有很好的抗辐射效果,也增强了EDAC的抗SEU性能。

主 题 词：高可靠性 Hamming码 单字节写操作 检纠错电路 自刷新 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.14022/j.cnki.dzsjgc.2018.17.003

馆 藏 号：203375163...