基于线性插值法图像缩放的设计与FPGA实现

作     者：莫迪涵 杜慧敏 沈绪榜 MO Dihan;DU Huimin;SHEN Xubang

作者机构：西安邮电大学电子工程学院陕西西安710121 西安微电子技术研究所陕西西安710054 

基　　金：国家自然科学基金重点资助项目(90607008) 陕西省工业攻关基金资助项目(2011k06-47) 

出 版 物：《西安邮电学院学报》 (Journal of Xi'an Institute of Posts and Telecommunications)

年 卷 期：2013年第18卷第3期

页      码：52-55页

摘      要：针对通用目的的图像缩放处理器对硬件资源要求较高的问题,提出一种占用资源较少的图像缩放硬件实现方案。根据线性插值算法进行图像缩放的硬件设计,其中行、列的插值运算共用一套运算电路,且该运算电路采用流水线结构来实现,从而在减少电路面积的同时提高缩放的速度。采用Design Compiler工具对电路进行综合,之后下载到Virtex XC6VLX550TFPGA芯片上进行验证。综合验证结果表明该方案与Catmull_Rom三次样条插值法设计相比,速度相当,但电路面积减少了4/5。

主 题 词：图像放缩 线性插值 FPGA 流水线 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1007-3264.2013.03.014

馆 藏 号：203381089...