基于FPGA的虚拟FIFO改进设计

作     者：张玉平 叶圣江 ZHANG Yu-ping;YE Sheng-jiang

作者机构：成都工业学院通信工程学院成都611730 成都盟升科技有限公司遥感事业部成都611731 

基　　金：四川省教育厅基金资助项目(14ZA0288) 

出 版 物：《沈阳工业大学学报》 (Journal of Shenyang University of Technology)

年 卷 期：2016年第38卷第3期

页      码：298-303页

摘      要：为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分组TS流的快速缓存,平滑IP网络抖动,避免了数据码流丢失和延迟过大的问题.该设计方案在降低传统设计难度和复杂度的背景下,具有良好的存储器兼容性,同时具有系统资源丰富、容量大、成本低和开发周期短等优点,在众多DVB行业的设备中使用后效果良好.

主 题 词：现场可编程门阵列 双倍速率 先入先出队列 系统互联 知识产权核 网络抖动 码流 节目参考时钟 

学科分类：0810[工学-土木类] 0808[工学-自动化类] 0809[工学-计算机类] 0817[工学-轻工类] 08[工学] 0807[工学-电子信息类] 0802[工学-机械学] 081001[081001] 0811[工学-水利类] 0801[工学-力学类] 

D　O　I：10.7688/j.issn.1000-1646.2016.03.11

馆 藏 号：203397880...