一种串行Viterbi译码器的FPGA设计与实现

作     者：刘阳美 余宁梅 宋连国 王韬 LIU Yang-mei;YU Ning-mei;SONG Lian-guo;WANG Tao

作者机构：西安理工大学电子工程系西安710048 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2007年第30卷第5期

页      码：1890-1893页

摘      要：介绍了基于超宽带(UWB)通信系统的(2,1,6)卷积码和Viterbi译码基本原理,设计了串行Viterbi译码器以及各个子模块实现电路,采用Altera公司的Apex20ke系列FPGA来综合实现,完成了Viterbi译码器硬件设计.该设计使用串行结构,回溯算法,占用LEs仅2195个,与并行译码相比节省了约50%的硬件资源.

主 题 词：超宽带 卷积码 Viterbi译码器 回溯 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1005-9490.2007.05.091

馆 藏 号：203407880...