卷积-RS级联译码器并行帧同步算法及实现

作     者：苏承毅 张彧 潘长勇 SU Cheng-yi;ZHANG Yu;PAN Chang-yong

作者机构：微波与数字通信技术国家重点实验室清华信息科学与技术国家实验室清华大学电子工程系北京100084 

出 版 物：《电视技术》 (Video Engineering)

年 卷 期：2010年第34卷第11期

页      码：48-50页

摘      要：针对卷积-RS码级联译码器中的帧同步问题,提出了一种高速并行结构。该结构采用符号域同步算法替代传统的比特域同步算法,克服了传统级联译码器中帧同步器的速率瓶颈。该算法使用多路并行相关,再由状态机根据各路相关结果进行同步判断。设计中同时考虑了帧头容错和抗滑码功能。在Stratix II FPGA上,该帧同步器结构的实现可以达到1.2 Gbit/s以上的数据处理速率。

主 题 词：帧同步 级联码 并行结构 FPGA 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

D　O　I：10.3969/j.issn.1002-8692.2010.11.013

馆 藏 号：203410732...