看过本文的还看了

相关文献

该作者的其他文献

文献详情 >集成电路抗ESD设计中的TLP测试技术 收藏
集成电路抗ESD设计中的TLP测试技术

集成电路抗ESD设计中的TLP测试技术

作     者:罗宏伟 师谦 

作者机构:西安电子科技大学微电子研究所陕西西安710071 信息产业部电子第五研究所广东广州510610 

出 版 物:《电子产品可靠性与环境试验》 (Electronic Product Reliability and Environmental Testing)

年 卷 期:2003年第21卷第4期

页      码:44-46页

摘      要:介绍了一种研究器件和电路结构在ESD期间新的特性测试方法——TLP法,该方法不仅可替代HBM测试,还能帮助电路设计师详细地分析器件和结构在ESD过程中的运行机制。

主 题 词:静电放电 传输线脉冲 测试技术 人体模型 

学科分类:080903[080903] 0809[工学-计算机类] 08[工学] 

D O I:10.3969/j.issn.1672-5468.2003.04.011

馆 藏 号:203413665...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分