可重构阵列处理器中分布式Cache设计

作     者：蒋林 刘阳 山蕊 刘鹏 耿玉荣 Jiang Lin;Liu Yang;Shan Rui;Liu Peng;Geng Yurong

作者机构：西安邮电大学电子工程学院陕西西安710121 西安邮电大学计算机学院陕西西安710121 

基　　金：国家自然科学基金项目(61772417 61272120 61634004 61602377) 陕西省自然科学基金项目(2015JM6326) 陕西省科技统筹创新工程项目(2016KTZDGY02-04-02) 陕西省教育厅专项科研计划项目(17JK0689) 陕西省重点研发计划(2017GY-060) 

出 版 物：《电子技术应用》 (Application of Electronic Technique)

年 卷 期：2018年第44卷第12期

页      码：9-12,16页

摘      要：随着片上集成的处理器核数日益增多,可重构阵列处理器中的"存储墙"问题日益加剧,而传统采用多级共享Cache硬件设计复杂度高,并行访问度有限,难以满足可重构阵列处理器的访存需求。设计了一种本地优先、全局共享的"物理分布、逻辑统一"分布式Cache结构,该结构硬件开销小,并行访问性高。通过Xilinx公司的Virtex-6系列xc6vlx550T开发板对设计进行测试,实验结果表明,该结构相比于同类结构,平均延迟减少最高达30%,硬件开销仅为Cache容量的5%,最高可提供10.512 GB/s的访存带宽。

主 题 词：阵列处理器 可重构 存储结构 分布式Cache 并行访问 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.16157/j.issn.0258-7998.181095

馆 藏 号：203417141...