“龙腾”R2微处理器Cache单元的设计与实现

作     者：屈文新 樊晓桠 Qu Wenxin;Fan Xiaoya

作者机构：西北工业大学航空微电子中心西安710072 

基　　金：国家自然科学基金资助项目(编号:60573143) 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2006年第42卷第17期

页      码：22-25页

摘      要：合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。

主 题 词：高速缓冲存储器 一级Cache 二级Cache Cache一致性 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3321/j.issn:1002-8331.2006.17.008

馆 藏 号：203418103...