基于FPGA的HEVC后处理CNN硬件加速器研究

作     者：夏珺 钱磊 严伟 柴志雷 XIA Jun;Qian Lei;YAN Wei;CHAI Zhi-lei

作者机构：江南大学物联网工程学院江苏无锡214122 数学工程与先进计算国家重点实验室江苏无锡214122 北京大学软件与微电子学院北京102600 

基　　金：数学工程与先进计算国家重点实验室开放基金(2017A08) 国家重点研发计划(2016YFC0801001) 

出 版 物：《计算机工程与科学》 (Computer Engineering & Science)

年 卷 期：2018年第40卷第12期

页      码：2126-2132页

摘      要：针对高效视频编解码标准中后处理CNN算法在通用平台运行时产生的高延时缺点,提出一种基于现场可编程逻辑门阵列(FPGA)的后处理卷积神经网络硬件并行架构。提出的并行架构通过改进输入与输出缓冲的数据并发过程,调整卷积模块整体并行度,加快模块硬件流水。实验结果表明,基于本文所提出的并行架构设计的CNN硬件加速器在Xilinx ZCU102上处理分辨率为176×144视频流,计算性能相当于每秒360.5GFLOPS,计算速度可满足81.01FPS,相比时钟频率4GHz的Intel i7-4790K,计算速度加快了76.67倍,相比NVIDIA GeForce GTX 750Ti加速了32.50倍。在计算能效比方面,本文后处理CNN加速器功耗为12.095J,能效比是Intel i7-4790K的512.90倍,是NVIDIA GeForce GTX750Ti的125.78倍。

主 题 词：高清视频编解码后处理 卷积神经网络 现场可编程逻辑门阵列 硬件实现 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1007-130X.2018.12.005

馆 藏 号：203428478...