多级嵌套维纳滤波降秩的空时自适应处理器

作     者：孙晓昶 皇甫堪 袁俊泉 王展 

作者机构：国防科技大学四院信号处理研究室 

基　　金：国家部级资助项目(41321090202) 

出 版 物：《电子与信息学报》 (Journal of Electronics & Information Technology)

年 卷 期：2004年第26卷第1期

页      码：77-81页

摘      要：该文将空时处理技术与降秩理论结合应用,利用多级嵌套维纳滤波降秩空时自适应处理.这种设计的效果是阵的自由度大大增加,抗干扰能力有质的提高,而计算量仍维持很低水平,收敛速度不受影响。仿真试验用于验证空时处理使阵列自由度提高,具有在宽带内处理干扰的能力,同时还表明多级嵌套维纳滤波在很低的秩下就有近似满秩的MSE性能,充分证实了低秩抗干扰自适应处理器的设计合理性。

主 题 词：多级嵌套维纳滤波 空时自适应处理器 降秩算法 GPS接收机 抗干扰能力 

学科分类：0711[理学-心理学类] 081802[081802] 07[理学] 08[工学] 081105[081105] 0818[工学-交通运输类] 080401[080401] 0804[工学-材料学] 080402[080402] 0811[工学-水利类] 

核心收录：

馆 藏 号：203432867...