基于Verilog HDL的AD7685采样控制器的设计

作     者：高培金 穆桂脂 陈元勇 GAO Pei-jin;MU Gui-zhi;CHEN Yuan-yong

作者机构：泰山职业技术学院山东泰安271000 

出 版 物：《自动化技术与应用》 (Techniques of Automation and Applications)

年 卷 期：2011年第30卷第1期

页      码：89-92页

摘      要：针对高速模/数转换器件采用单片机控制存在的问题,结合AD7685的工作原理,采用FPGA控制A/D转换器工作,利用Verilog HDL硬件描述语言采用自顶向下的开发模式设计了AD7685采样控制器,并调用FPGA内部逻辑资源搭建而成的FIFO做为缓存。文中介绍了如何生成FIFO宏模块及其调用方法,同时给出了部分程序代码及采样控制电路在QuartusII软件下的仿真结果,并通过Alter公司的FPGA器件EP1C6Q144C8和GW48 EDA教学试验系统来实现A/D采集控制器。实践证明设计的电路能够稳定、可靠的工作。本设计可用于高速应用领域和实时监控及数据采集等方面。

主 题 词：AD7685 Verilog HDL Quartus II FPGA 

学科分类：0810[工学-土木类] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 0835[0835] 081002[081002] 

D　O　I：10.3969/j.issn.1003-7241.2011.01.022

馆 藏 号：203435199...