一种低复杂度数字互相关器的设计及其FPGA实现

作     者：戈立军 吴虹 金宇昂 

作者机构：南开大学信息技术科学学院天津300071 

基　　金：天津市应用基础及前沿技术研究计划重点项目(09JCZDJC16900) 国家自然科学基金(60872026) 

出 版 物：《南开大学学报（自然科学版）》 (Acta Scientiarum Naturalium Universitatis Nankaiensis)

年 卷 期：2009年第42卷第4期

页      码：43-47页

摘      要：为探求信号处理中普遍存在的未知信息与已知信息相似性,设计了一种数字互相关器并用现场可编程门阵列(FPGA)构建。采用加法器级联RAM实现乘积的随加随存,多时钟控制时序,低速时钟复位高速计数器以及设定时钟占空比等。该方法节约乘法器,仿真结果表明16点复数的互相关运算仅用178个LE(Logic El- ements)和662个MB(Memory Bits),节省了硬件资源,降低了复杂度。

主 题 词：数字互相关器 现场可编程门阵列 多时钟 随机存取存储器 

学科分类：0711[理学-心理学类] 07[理学] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 

核心收录：

馆 藏 号：203441086...