130nm/90nm工艺下IC设计链中的功耗优化解决方案

作     者：李冰 

作者机构：Cadence Design SystemsInc. 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2005年第14卷第2期

页      码：43-45页

摘      要：随着芯片复杂度的提高,EDA工具在整个设计链中越来越重要;随着工艺特征尺寸的缩小以及手持设备的不断普及,集成电路面临着越来越严重的功耗挑战。因此在IC设计链中优化功耗显得尤为必要。本文在分析了低功耗设计重要性的基础上,重点阐述了一个典型的基于EDA工具的低功耗设计流程,并描述了各阶段为了降低功耗所采取的措施,最后给出了ARM1136JF-S芯片实例。实验结果表明,使用本文的低功耗实现方法可降低功耗40%。

主 题 词：设计链 90nm工艺 解决方案 功耗优化 IC EDA工具 低功耗 手持设备 特征尺寸 设计流程 复杂度 芯片 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203448727...