基于增强型延时感知CSE算法的AES S盒电路优化设计

作     者：戴强 戴紫彬 李伟 DAI Qiang;DAI Zi-bin;LI Wei

作者机构：解放军信息工程大学河南郑州450001 

基　　金：国家自然科学基金(No.61404175) 

出 版 物：《电子学报》 (Acta Electronica Sinica)

年 卷 期：2019年第47卷第1期

页      码：129-136页

摘      要：针对高级加密标准(AES) S-盒优化,提出了一种增强型延时感知公共项消除(CSE)算法.该算法能够在不同延时约束条件下优化多常数乘法运算电路,并给出从最小延时到最小面积全范围的面积-延时设计折中.采用该算法优化了基于冗余有限域算术的S盒实现电路,确定了延时最优、面积最优的两种S盒构造.实例优化结果表明所提出算法的优化效率高、优化结果整体延时小.所设计的S盒电路基于65nm CMOS工艺库综合,结果表明,对比于已有文献中S盒复合域实现电路,所提出面积最优S盒电路的面积-延时积最小,比目前最小面积与最短延时的S盒组合逻辑分别减少了17. 58%和19. 74%.

主 题 词：高级加密标准(AES) S盒 复合域 延时感知公共项消除 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.0372-2112.2019.01.017

馆 藏 号：203453960...