采用硬件加速的宽带数字接收机设计

作     者：孔维太 全大英 渐欢 金小萍 金宁 KONG Weitai;QUAN Daying;JIAN Huan;JIN Xiaoping;JIN Ning

作者机构：中国计量大学信息工程学院浙江杭州310018 

基　　金：浙江省自然科学基金项目(No.LY17F010012) 

出 版 物：《中国计量大学学报》 (Journal of China University of Metrology)

年 卷 期：2018年第29卷第4期

页      码：466-470页

摘      要：在FPGA进行硬件加速的基础上,采用10位的高速A/D转换器设计并实现了采样率5Gsps(Gigabit samples per second)、带宽2GHz的宽带数字接收机的硬件实物原型.在所设计的硬件平台上,完成了FPGA硬件加速的FFT算法实现和超分辨率的信号检测算法实现,进而提高了接收机在接收多个信号时的瞬时动态范围(IDR).该设计较之前代在集成度、功耗、体积和动态性能等方面均有显著提升.经实验验证,在高达2GHz的频率范围内,接收机同时接收两个信号时,通过硬件加速的4 096点FFT计算,其瞬时动态范围最大可达52dB.

主 题 词：宽带数字接收机 现场可编程门阵列 硬件加速 瞬时动态范围 

学科分类：08[工学] 081101[081101] 0811[工学-水利类] 

D　O　I：10.3969/j.issn.2096-2835.2018.04.019

馆 藏 号：203454266...