4GS/s-12bit ADC内置数字下变频器(DDC)的ASIC实现

作     者：薛金鑫 马崇鹤 周磊 吴旦昱 武锦 XUE Jin-xin;MA Chong-he;ZHOU Lei;WU Dan-yu;WU Jin

作者机构：中国科学院微电子研究所北京100029 中国科学院大学北京100049 

基　　金："新一代宽带无线移动通信网"国家科技重大专项(2016ZX03001002) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2019年第36卷第1期

页      码：85-89页

摘      要：本文提出了一种适合ASIC实现的可编程的数字下变频器(DDC)设计方法,该DDC嵌入于4GS/s-12bit ADC中,能够处理频率为4GHz的输入信号,并提供抽取因子分别为4、8、16、32的降采样功能.设计的DDC由一个基于CORDIC算法实现的数控振荡器(NCO)和一个全半带滤波器(HB-FIR)级联结构的抽取滤波器组组成.优化半带滤波器系数和各级数据精度,提出多种改进结构优化设计,有效减少硬件开销.基于40nm CMOS工艺,完成数字下变频器的前端设计和后端实现,并进行了流片.仿真结果显示,该设计可以在500 MHz的工作时钟频率下达到设计目标,抽取因子为4模式下,最大无衰减通带带宽可达420MHz,版图面积1550*650μm2,0.9V工作电压,功耗为180.69mW.验证了该设计方法适合于高速高精度数字信号的2n下变频.

主 题 词：数字下变频器 数控振荡器 40nm ASIC 

学科分类：11[军事学] 080903[080903] 0810[工学-土木类] 1105[1105] 0809[工学-计算机类] 08[工学] 081002[081002] 110503[110503] 

D　O　I：10.19304/j.cnki.issn1000-7180.2019.01.018

馆 藏 号：203454883...